在台積電 (2330-TW) 先進製程加持下，超微半導體 (AMD.US) 下一代 ZEN6 架構迎來關鍵躍進，不僅單顆 CCD 核心數從 8 核大幅提升至 12 核，L3 快取同步擴增 50%，晶片面積卻僅出現極小幅度成長。
知名爆料者 twi@9550pro 指出，相較歷代超微半導體 ZEN 架構長期維持單一電荷耦合器件（CCD）八核心設計，ZEN6 最大突破在於核心數量一舉提升至 12 核心，等同物理核心數與 L3 快取容量同步增加 50%。
值得注意的是，儘管核心與快取大幅成長，但爆料指出 ZEN6 新款 CCD 小晶片的面積僅比現行 ZEN5 增加約 5 平方毫米，增幅約 7%。
回顧歷代設計，CCD 面積並非越小越好。以 ZEN3 世代為例，當時在台積電 7 奈米製程下，每顆 CCD 面積約為 83 平方毫米，相較之下，ZEN6 傳出的約 76 平方毫米並不算特別極端，但在核心密度上卻有明顯提升。
目前單 CCD 完整規格的 Ryzen 9700X 配備 32MB L3 快取，而隨著 ZEN6 升級至 12 核心設計，L3 快取容量將進一步擴充至 48MB。
由於 CCD 中電晶體主要由核心與快取所構成，這也代表超微半導體在台積電 2 奈米製程上，成功實現約 50% 的整體密度提升。
事實上，ZEN6 架構已率先導入伺服器產品線。超微半導體先前正式發表的 EPYC Venice 系列即採用 ZEN6 架構，並於今年初 CES 2026 展會上，由執行長蘇姿丰親自展示單顆高達 256 核心的 EPYC 9006 ZEN6C 處理器。
相較標準 ZEN6，ZEN6C 版本在核心密度上更為激進。完整規格的 Venice EPYC 處理器配置兩顆大型 IOD，搭配八顆 ZEN6C CCD，而每顆 CCD 內部整合 32 個 ZEN6C 晶片。
超微半導體表示，這一代基於 ZEN6 架構的全新 EPYC 處理器，在效能與能源效率上均提升超過 70%，執行緒密度也成長逾 30%。
此外，超微半導體也將推出採用標準 ZEN6 核心的 EPYC 版本，最高可達 192 核心，配置 16 顆 CCD，總 L3 快取容量上看 768MB。
展望未來，ZEN6 架構預期將成為超微半導體多條產品線的核心基礎。市場傳言指出，下一代消費級 Ryzen 處理器代號可能為「Olympic Ridge」，而 ZEN6 也將應用於新一代行動 APU「Medusa Point」系列。
不過，上述資訊目前仍屬非官方消息，實際產品規格仍有待超微半導體親自揭曉。
外界普遍預期，超微半導體有望在今年中旬、約台北國際電腦展（COMPUTEX 2026）前後，進一步公布 ZEN6 消費級 Ryzen 處理器的正式細節。
(美股為即時串流報價； OTC市場股票除外，資料延遲最少15分鐘。)新聞來源 (不包括新聞圖片): 鉅亨網